全息存储通道中的一种有效维特比检测器的设计

• 作者: 吴非 胡迪青 谢长生 陈端荣
• 来源期刊: 湖北大学学报(自然科学版)
• 学科: 工学
• 关键词: 全息存储 等重调制码 维特比算法 路径度量 复杂可编程逻辑器件
• 年，卷（期）: 2004,（3）
• 所属期刊栏目: 数学与计算机科学
• 页码范围: 208-212
• 页数: 5页
• 分类号: TN911
• 字数: 3635字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-2375.2004.03.008

摘要

基于现有的在全息存储通道中使用的6∶8等重调制码的维特比检测器(Viterbi detector, VD)方案,提出了一种能显著地降低2码元交换错误事件发生率的VD方案(称之为PVD方案).仿真实验结果显示,与原VD方案相比,使用3比特量化器的PVD方案,在原始误码率为10-3处能获取3.4 dB的检测增益.此外,在软件平台MAX+PlusⅡ上验证了用硬件描述语言设计的PVD方案,为使用复杂可编程逻辑器件实现PVD方案奠定了基础.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢长生	华中科技大学计算机科学与技术学院	348	4405	33.0	51.0
2	吴非	华中科技大学计算机科学与技术学院	23	74	4.0	7.0
3	胡迪青	华中科技大学计算机科学与技术学院	19	135	6.0	11.0
4	陈端荣	湖北大学数学与计算机科学学院	4	20	2.0	4.0