一种适用于导航系统的维特比译码器电路设计与仿真

• 作者: 李晓江 桂琼
• 来源期刊: 微电子学与计算机
• 关键词: 维特比译码器 分支度量单元 加比选单元 幸存路径管理单元 回溯算法
• 年，卷（期）: 2011,（1）
• 页码范围: 54-57,60
• 分类号: TN492
• 语种: 中文

摘要

设计了一种适用于导航系统的低功耗、串行维特比译码器电路.介绍了设计的维特比译码器电路的整体结构和各部分硬件电路的设计与特点,仿真结果显示设计的维特比译码器电路能够正常译码,并能纠正传输过程中的错误比特;SMIC 0.18 μm工艺下的综合结果表明译码器电路的面积只有4 102门,功耗为399.514 μW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李晓江	中国科学院微电子研究所	13	67	5.0	7.0
2	桂琼	中国科学院微电子研究所	1	2	1.0	1.0