一种高速 LD PC码译码器的设计及实现

• 作者: 伏思昌 何小海 卿粼波 车倜贲
• 来源期刊: 微电子学与计算机
• 关键词: 低密度奇偶校验码 最小和译码算法 部分并行 FPGA
• 年，卷（期）: 2015,（6）
• 页码范围: 54-57,61
• 页数: 5页
• 分类号: TP31
• 语种: 中文

摘要

针对目前低密度奇偶校验（LDPC）码译码复杂度大、速率低、占用资源多的问题，深入研究了LDPC码的译码算法。在加性高斯白噪声（AWGN ）信道下，对适合硬件实现的最小和译码算法进行了仿真，得到了最佳的量化方案和译码迭代次数。在两种改进的最小和译码算法的基础上，设计出一种新型的LDPC码部分并行译码器，并在Xilinx公司的FPGA XC5VLX110T上完成了算法的实现和时序的优化。经测试，该译码器的吞吐量达到152 Mb／s 。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何小海	四川大学电子信息学院	395	2334	21.0	30.0
2	卿粼波	四川大学电子信息学院	181	565	11.0	15.0
3	车倜贲	四川大学电子信息学院	2	6	2.0	2.0
4	伏思昌	四川大学电子信息学院	1	2	1.0	1.0