一种高效的多码率LDPC译码器的设计

• 作者: 李风飞 胡国荣 郝学飞
• 来源期刊: 微电子学与计算机
• 关键词: LDPC CMMB 最小和算法 FPGA
• 年，卷（期）: 2011,（2）
• 页码范围: 23-27
• 分类号: TN911
• 语种: 中文

摘要

利用最小和算法(Min-Sum Algorithm,MSA),提出了一种存储高效的、低复杂度的多码率LDPC译码器.通过引入映射网络和地址产生器,采用流水线设计,降低了硬件实现复杂度,减少了存储需求量,提高了系统吞吐量.通过资源复用,在不增加存储器的情况下,实现了码率可调.采用该结构,在FPGA上实现了一个适合中国移动多媒体广播(CMMB)标准的LDPC译码器,1/2码率10次迭代时,吞吐量可达70.5Mb/s,3/4码率15次迭代时,吞吐量可达73.2 Mb/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡国荣	中国科学院微电子研究所	25	416	9.0	20.0
2	郝学飞	中国科学院微电子研究所	5	18	2.0	4.0
3	李风飞	中国科学院微电子研究所	6	34	4.0	5.0