原文服务方: 微电子学与计算机       
摘要:
针对LDPC码译码算法硬件实现复杂度高和开发周期长的问题,提出了采用一种高层次综合的方式来高效地实现硬件设计.以实现码率兼容QC-LDPC码的最小和译码算法的硬件实现为目的,首先使用C语言对该算法结构进行描述,再对数据存储和循环调度等方面进行调整和优化以适应硬件环境.然后利用高层次综合工具在接口综合、循环优化、数组优化等方面进一步优化,提高译码模块的资源利用率和数据吞吐率.最后通过C综合实现算法的RTL级描述.联合仿真结果表明,用高层次综合工具实现LDPC译码器在大大缩短开发周期的前提下,仍然具有优异的译码性能.
推荐文章
一种高效的多码率LDPC译码器的设计
LDPC
CMMB
最小和算法
FPGA
IEEE 802.1 6e中LDPC译码器的实现
WiMAX
IEEE
802.16e
LDPC译码器
部分并行
FPGA
基于FPGA的(3,6)LDPC码并行译码器设计与实现
LDPC码
校验矩阵
最小和算法
FPGA
多码长码率兼容的多元LDPC码及编码器设计
多码长码率兼容
多元LDPC
编码器
5G
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 码率兼容的LDPC译码器高层次综合实现
来源期刊 微电子学与计算机 学科
关键词 低密度奇偶校验码 最小和译码算法 高层次综合 FPGA实现
年,卷(期) 2019,(5) 所属期刊栏目
研究方向 页码范围 53-57
页数 5页 分类号 TN911.22
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 赵旦峰 哈尔滨工程大学信息与通信工程学院 160 583 11.0 15.0
2 朱铁林 15 16 2.0 3.0
3 张志芳 6 9 2.0 3.0
4 朱鹏景 哈尔滨工程大学信息与通信工程学院 3 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (20)
共引文献  (12)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1962(3)
  • 参考文献(0)
  • 二级参考文献(3)
1981(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(2)
  • 参考文献(1)
  • 二级参考文献(1)
2008(2)
  • 参考文献(1)
  • 二级参考文献(1)
2009(3)
  • 参考文献(0)
  • 二级参考文献(3)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2019(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
低密度奇偶校验码
最小和译码算法
高层次综合
FPGA实现
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导