高吞吐率 LD PC码编译码器的 FPGA实现

• 作者: 严伟 时广轶 王振宇 王英喆
• 来源期刊: 微电子学与计算机
• 关键词: QC-LDPC 高吞吐率 FPGA 并行结构 最小和
• 年，卷（期）: 2015,（11）
• 页码范围: 97-100
• 页数: 4页
• 分类号: TN402
• 语种: 中文

摘要

新兴的60 GHz无线通信标准IEEE 802．11ad在采用单载波调制方案时，最高传输速率可达到4．62 Gb／s ，最高处理速率为1．76 GHz ．标准中，采用准循环低密度奇偶校验码（QC‐LDPC）以保证高传输速率下较低的误码率．针对该标准，设计并实现了高吞吐率的LDPC编译码器．编码器用移位寄存器作为基本单元实现．与此同时，对比了生成矩阵的不同存储方式以优化编码结构．译码算法选用改进的最小和算法，译码器的硬件结构兼容4种码率，并拥有3种调制方法的接口．按照设计结构，用Verilog硬件描述语言实现了LDPC编译码器，并得到了正确的仿真结果．同时，在V7‐485t FPGA上完成综合，分析逻辑资源消耗．结果，当FPGA时钟频率为150 M Hz时，传输速率可达到1．26Gb／s．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王振宇	北京大学软件与微电子学院	188	970	18.0	23.0
2	严伟	北京大学软件与微电子学院	46	301	10.0	15.0
3	王英喆	北京大学软件与微电子学院	3	22	2.0	3.0
4	时广轶	北京大学软件与微电子学院	7	15	2.0	3.0