(25,20)线性分组编译码器设计及其FPGA实现

• 作者: 任宝祥 尚耀波 李哲 李淑婧 王蕾
• 来源期刊: 现代电子技术
• 关键词: 信道编码 (25,20)线性分组码 汉明码 伴随式 错误图样 并行处理
• 年，卷（期）: 2019,（11）
• 所属期刊栏目: 通信与信息工程
• 页码范围: 7-10
• 页数: 4页
• 分类号: TN911.22-34
• 语种: 中文
• DOI: 10.16652/j.issn.1004-373x.2019.11.002

摘要

随着通信速率的提高,有噪信道的可靠通信通过信道编码来实现.文中设计的(25,20)线性分组编译码器结合汉明码能纠正一位错误且具有编码效率较高、译码电路简单、译码延时小等优点.分析伴随式与错误图样的对应关系,采用并行处理的方式,使用硬件描述语言VHDL在Xilinx公司的Vivado 2016.1环境下编程实现.通过ModelSim仿真平台验证,降低了实现的复杂度.在工程实践中将编译码器加入某实测通信系统,实现了在Artix-7系列xc7z030fbg676-1的芯片上占用较少的硬件资源实现(25,20)线性分组编译码,提高系统传输的可靠性,验证了该设计的优良性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	尚耀波		15	40	5.0	6.0
2	李哲		41	139	7.0	9.0
3	任宝祥		19	38	4.0	5.0
4	李淑婧		8	17	3.0	4.0
5	王蕾		6	12	2.0	3.0