RTL级模拟矢量自动生成设计化简方法研究

• 作者: 李思昆 李暾 郭阳
• 来源期刊: 计算机辅助设计与图形学学报
• 学科: 工学
• 关键词: VLSI Verilog程序切片 有限状态机 模拟矢量自动生成
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: VLSI设计与测试及电子设计自动化
• 页码范围: 671-677
• 页数: 7页
• 分类号: TP391.72
• 字数: 7379字
• 语种: 中文
• DOI: 10.3321/j.issn:1003-9775.2004.05.013

摘要

提出一种Verilog程序切片算法,给出了该算法的正确性证明的理论框架;并利用提出的Verilog程序切片算法对Verilog RTL级设计进行化简,实现模拟矢量自动生成状态化简目的.实验结果表明:该算法对状态化简效果非常明显,可以有效地解决状态空间爆炸问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭阳	国防科学技术大学计算机科学与技术学院	39	252	9.0	14.0
2	李暾	国防科学技术大学计算机科学与技术学院	29	182	7.0	12.0
3	李思昆	国防科学技术大学计算机科学与技术学院	133	1339	18.0	31.0