分数倍抽样率转换器的时变网络结构及其FPGA实现

• 作者: 何佩琨 吴嗣亮 李菊 陈禾
• 来源期刊: 数据采集与处理
• 学科: 工学
• 关键词: 分数倍抽样率转换器 多相结构 时变网络结构 现场可编程门阵列
• 年，卷（期）: 2005,（3）
• 所属期刊栏目: 理论与试验研究
• 页码范围: 268-271
• 页数: 4页
• 分类号: TN492|TN911.7
• 字数: 2243字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-9037.2005.03.005

摘要

提出了分数倍抽样率转换器的高效时变网络结构的设计方法,并用现场可编程门阵列(FPGA)实现.通过对分数倍抽样率转换器的多相结构与时变网络结构的比较,指出在实现分数倍抽样率转换器时,时变网络结构克服了分数延迟的问题,结构简单;整个设计采用并行工作方式以提高系统的运算速度;采用低抽样率下进行滤波运算,从而大大降低了运算量.以I/D=256/1 023倍抽样率转换器为例,用FPGA XC2V250-5来实现时变网络结构的设计,芯片利用率为61%,最高工作频率可达92.225 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴嗣亮	北京理工大学电子工程系	192	1607	19.0	29.0
2	何佩琨	北京理工大学电子工程系	98	1010	18.0	26.0
3	陈禾	北京理工大学电子工程系	62	493	15.0	19.0
4	李菊	北京理工大学电子工程系	4	108	4.0	4.0