原文服务方: 微电子学与计算机       
摘要:
本文提出了一种针对32位浮点乘法运算的三级流水线wallace树压缩器.首先设计出4-2和3-2压缩器,然后由其构成wallace树结构的压缩器,在部分积整个压缩过程中,采用三级流水线,大大提高了浮点运算中尾数处理的速度.该压缩器采用了模块化设计,并用VHDL进行了描述,使用了modelsimXEⅡ5.6a仿真软件进行了波形仿真,并用synplify/synplifuy pro综合工具比较了由两种不同4-2压缩单元所构成的wallace树压缩器的综合结果,选出最佳的一种.此压缩器已作为一个压缩模块,用在32位浮点乘法器的软核设计中,得到了很好的结果.
推荐文章
一种采用3级指令流水线的51内核设计
51内核
指令流水线
数据相关
FPGA
一种可重构流水线ADC的设计
多标准无线通信系统
流水线A/D转换器
可重构控制
性能仿真
一种针对可重构处理器流水线简化编程的设计范式
可重构处理器
流水线
设计范式
基于五级流水线的 HEVC DBF 模块硬件架构设计
视频编码
HEVC
环路滤波
去方块滤波
硬件架构设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种3级流水线Wallace树压缩器的硬件设计
来源期刊 微电子学与计算机 学科
关键词 4-2压缩器 3-2压缩器 Wallace树 流水线 部分积压缩器
年,卷(期) 2005,(1) 所属期刊栏目
研究方向 页码范围 160-162,165
页数 4页 分类号 TN47
字数 语种 中文
DOI 10.3969/j.issn.1000-7180.2005.01.043
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郭立 中国科学技术大学集成电路与系统实验室 203 1655 20.0 30.0
2 常静波 中国科学技术大学集成电路与系统实验室 2 44 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (20)
同被引文献  (5)
二级引证文献  (34)
1964(1)
  • 参考文献(1)
  • 二级参考文献(0)
1987(1)
  • 参考文献(1)
  • 二级参考文献(0)
1991(1)
  • 参考文献(1)
  • 二级参考文献(0)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(2)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(2)
  • 二级引证文献(0)
2005(2)
  • 引证文献(2)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2007(8)
  • 引证文献(6)
  • 二级引证文献(2)
2008(6)
  • 引证文献(4)
  • 二级引证文献(2)
2009(5)
  • 引证文献(1)
  • 二级引证文献(4)
2010(5)
  • 引证文献(0)
  • 二级引证文献(5)
2011(6)
  • 引证文献(4)
  • 二级引证文献(2)
2012(2)
  • 引证文献(1)
  • 二级引证文献(1)
2013(2)
  • 引证文献(0)
  • 二级引证文献(2)
2014(8)
  • 引证文献(1)
  • 二级引证文献(7)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(6)
  • 引证文献(0)
  • 二级引证文献(6)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
4-2压缩器
3-2压缩器
Wallace树
流水线
部分积压缩器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导