FIR滤波器的FPGA高效实现和巧妙验证

• 作者: 丁丹
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: FIR滤波器 FPGA QuartusⅡ MATALB
• 年，卷（期）: 2005,（9）
• 所属期刊栏目: 技术论文
• 页码范围: 29-32
• 页数: 4页
• 分类号: TN713
• 字数: 2442字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2005.09.008

摘要

为了降低FIR滤波器对FPGA资源的消耗,同时能够直接验证其滤波性能,本文介绍了基于加法器网络的FIR滤波器的实现方法,以及系数的CSD码、最优CSD码表示方法,并引出了更加高效的简化加法器网络法.以一个32阶FIR低通滤波器的实现为例说明了设计的过程,巧妙结合MATALB与QuartusⅡ对所设计的滤波器进行了验证.实践表明,该方法节约资源,调试方便.