通用异步串行通信接口的IP核设计

• 作者: 张盛兵 梁婕 段然 高德远
• 来源期刊: 微型电脑应用
• 学科: 工学
• 关键词: 通用异步串行通信接口 IP 状态机
• 年，卷（期）: 2005,（4）
• 所属期刊栏目: 研究与设计
• 页码范围: 7-10
• 页数: 4页
• 分类号: TP302
• 字数: 4641字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-757X.2005.04.003

摘要

面对基于传统IC芯片的微电子应用系统设计技术向基于知识产权核的片上系统SoC技术发展的趋势,以IP构件为基础的设计复用思想已经应运而生.通用异步串行通信接口因其可编程特性和高度兼容性,在各类MCU、MPU以及DSP芯片设计中得到了广泛的应用.本文介绍了一种以状态机为控制核心,内部带有16字节缓冲FIFO的通用异步串行通信接口IP核的设计.本设计采用VHDL语言描述,用FPGA实现并通过了仿真验证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高德远	西北工业大学计算机学院	166	1045	15.0	24.0
2	张盛兵	西北工业大学计算机学院	142	912	15.0	23.0
3	段然	西北工业大学计算机学院	7	191	5.0	7.0
4	梁婕	西北工业大学计算机学院	4	81	4.0	4.0