基于VerilogHDL的异步串行通信IP核设计

• 作者: 吕胜涛 李健
• 来源期刊: 兵工自动化
• 学科: 工学
• 关键词: 串行通信 VerilogHDL IP核
• 年，卷（期）: 2013,（7）
• 页码范围: 86-88
• 页数: 3页
• 分类号: TJ02
• 字数: 2351字
• 语种: 中文
• DOI: 10.7690/bgzdh.2013.07.025

摘要

为提高CPU的工作效率，设计基于VerilogHDL的异步串行通信IP核。阐述了异步串行通信的原理、Nios II嵌入式处理器的系统架构和Avalon总线特性，分析了异步串行通信的实现方法，给出了各功能模块的接口关系，并设计完成可供Sopc Builder直接调用的串行通信IP核，能正确实现异步串行数据收发功能。实践结果证明：该设计不但实现了异步串口的正常通信，而且使用方便、通信效率高。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李健	中国兵器工业第五八研究所军品部	8	42	4.0	6.0
2	吕胜涛		1	7	1.0	1.0