基于VerilogHDL的IP核参数化设计

• 作者: 徐晨 袁红林
• 来源期刊: 微电子学与计算机
• 关键词: IP核 参数化设计 VerilogHDL 编译预处理 中断控制IP
• 年，卷（期）: 2005,（12）
• 页码范围: 85-88
• 页数: 4页
• 分类号: TN402
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.12.023

摘要

指出了IP核参数化设计的重要性,分析了IP核的参数类型及相互关系.在分析基于VerilogHDL的IP核参数化设计方法及所面临困难的基础上,提出了一种附加的编译预处理方法并设计了相应的工具软件ECP.IP核由VerilogHDL和ECP扩展的语句混合编程,经ECP处理后生成VerilogHDL源文件.应用该方法后,提高了Ver-ilogHDL在描述功能、性能、结构及优化策略等参数化的复杂模型时所需要的灵活性,增强了VerilogHDL的建模能力.作为一个IP核参数化设计的实例,介绍了C*Core系统中断控制IP的参数化设计过程,给出了FPGA验证的结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐晨	南通大学江苏省专用集成电路设计重点实验室	82	518	13.0	16.0
2	袁红林	南通大学江苏省专用集成电路设计重点实验室	26	154	7.0	11.0