基于 FPGA 的 DDS IP 核的研究与设计

• 作者: 万志江
• 来源期刊: 微电子学与计算机
• 关键词: DDS IP 核 streamlined 快速进位链 人机交互
• 年，卷（期）: 2013,（8）
• 页码范围: 98-102
• 页数: 5页
• 分类号: TP391
• 语种: 中文

摘要

针对传统的用单片机和 DDS 芯片设计高频信号发生器的方法具有的硬件结构复杂、人机交互性差和低可移植性等问题，提出了一种实现高频信号发生器功能的直接数字频率合成器（DDS）IP 软核的设计方法。本设计首先通过加权的方法实现十进制向二进制的转换，提高 IP 核的人机交互性，并引入 streamlined 算法在 FPGA 上实现频率控制字产生单元，解决传统设计中硬件结构复杂的问题。然后，在 ISE 设计平台上采用 Verilog HDL 硬件描述语言进行 DDS 行为描述，连接频率控制字产生单元，实现一个可重载的 DDS IP 软核。最后，在 XILINX SEED XDTK V5实验平台上对 IP 核进行板级验证。验证结果表明，此 IP 核具有良好的人机交互性和可移植性，能够很好的满足实际应用。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	万志江	北京工业大学软件学院嵌入式软件与系统研究所	2	22	2.0	2.0