基于Artix-7 FPGA的异步高速串行通信IP设计

• 作者: 王蕾 韩立峰
• 来源期刊: 现代电子技术
• 关键词: 高速率通信 异步串行通信 DSP ARM Artix-7 处理器
• 年，卷（期）: 2018,（19）
• 所属期刊栏目: 通信与信息工程
• 页码范围: 6-10
• 页数: 5页
• 分类号: TN919.6-34
• 语种: 中文
• DOI: 10.16652/j.issn.1004-373x.2018.19.002

摘要

设计一种基于Artix-7 FPGA的异步高速串行通信IP核,包含协议解析和抗干扰设计、跨时钟域缓冲区设计、用户接口和物理层接口设计,实现最小硬件系统.该IP核可结合高速串口驱动芯片简单对接至主流处理器,如DSP,ARM,PowerPC等,以扩展处理器的异步串行通信接口数量和通信速率.其中,通信速率最高可至30 Mb/s,扩展数量视FPGA内部资源而定,理论上无上限.在机载和地面设备中可广泛应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王蕾	空军工程大学空管领航学院航空集群技术与作战运用实验室	6	12	2.0	3.0
2	韩立峰	空军工程大学空管领航学院航空集群技术与作战运用实验室	17	96	5.0	9.0