基于状态机和流水线技术的3DES加密算法及其FPGA设计

• 作者: 邵金祥 陈利学
• 来源期刊: 电子技术应用
• 关键词: 状态机 流水线 3DES FPGA
• 年，卷（期）: 2005,（1）
• 所属期刊栏目: 集成电路应用
• 页码范围: 69-71
• 页数: 3页
• 字数: 1853字
• 语种: 中文
• DOI: 10.3969/j.issn.0258-7998.2005.01.025

摘要

介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现.采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性.各模块均用硬件描述语言实现,最终下载到FPGA芯片Stratix EPIS25F780C5中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈利学		4	37	3.0	4.0
2	邵金祥		1	18	1.0	1.0