读写数据宽度不同的异步FIFO设计

• 作者: 柳健 王振华 王纲毅 田金文
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: FPGA 异步 FIFO 格雷码 Verilog 总线匹配
• 年，卷（期）: 2005,（6）
• 所属期刊栏目: 设计与实现
• 页码范围: 107-110
• 页数: 4页
• 分类号: TP336
• 字数: 3530字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2005.06.031

摘要

提出并实现了具有总线功能的异步FIFO,即写入字宽和读出字宽不同的高速异步FIFO设计.此FIFO基于Altera公司的Stratix系列FPGA实现,达到了高于200Mhz的工作频率,采用verilog语言设计,通过对设计进行简单的修改,即可应用于各种不同的系统的设计,给很多带宽不匹配的系统提供了一种简单的解决方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	田金文	华中科技大学电子与信息工程系图像中心	248	2531	25.0	36.0
2	柳健	华中科技大学电子与信息工程系图像中心	129	1748	21.0	33.0
3	王振华	华中科技大学电子与信息工程系图像中心	7	82	5.0	7.0
4	王纲毅	华中科技大学电子与信息工程系图像中心	1	21	1.0	1.0