基于FPGA的异步FIFO设计与实现

• 作者: 张振东 王伟国
• 来源期刊: 聊城大学学报：自然科学版
• 学科: 工学
• 关键词: 多时钟 异步fifo verilog HDL 格雷码
• 年，卷（期）: 2012,（3）
• 所属期刊栏目: 应用科学研究
• 页码范围: 79-84
• 页数: 6页
• 分类号: TN433
• 字数: 1826字
• 语种: 中文

摘要

随着现代数字电路系统密度和规模的不断扩大,一个系统中通常会包含多个时钟,因此不同时钟之间的数据传输成为亟待解决的问题.而一种可靠易行的解决方案就是异步FIFO.异步FIFO需要非常严格的多时钟技术,难以作出正确的设计合成和分析.本文提出了一种利用格雷码作为读写地址计数器的异步FIFO的设计方法,有效的避免了数据在不同时钟时间传输时遇到的亚稳态问题.并给出了综合仿真结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王伟国	中国科学院长春光学精密机械与物理研究所	30	219	10.0	13.0