异步FIFO设计

• 作者: 同晓荣
• 来源期刊: 河南科学
• 关键词: 异步 先进先出 亚稳态 格雷码
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 电子信息与计算机科学
• 页码范围: 97-99
• 分类号: TP391.8
• 语种: 中文
• DOI: 10.3969/j.issn.1004-3918.2012.01.024

摘要

为了解决数字系统中多个时钟不协调的问题,采用可编程逻辑器件为平台设计了一款异步先进先出的数据缓存器,通过使用格雷码编码方式使得亚稳态发生的概率降到最低,最后使用Verilog HDL硬件描述语言在QuartusⅡ软件中仿真验证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	同晓荣	渭南师范学院数学与信息科学学院	26	129	5.0	11.0