基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在锁相环频率合成器中,双模前置分频器是一个速度瓶颈.分析了双模前置分频器的工作原理,提出了提高其工作速度的方法,包括给出一种新型高速CMOS动态D触发器的设计以及同步分频器的改进.经Cadence Spectre仿真,在0.8umCMOS工艺,电源电压为5V的条件下 ,最高频率达到了2.0GHZ,其速度和集成度远远超过静态CMOS电路.
推荐文章
新型双模前置32/33分频器设计
分频器
D触发器
源耦合逻辑
CMOS工艺
基于FPGA的小数分频器的实现
小数分频器
频率合成
FPGA
Verilog-HDL
一种新型分频器的设计实现
任意分频器
FPGA
频率合成器
除法器
一种2.4G的低功耗BiCMOS预置数分频器
预置数分频器(Prescaler)
CML电路
RF BiCMOS工艺
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于新型D触发器的双模前置分频器
来源期刊 计算机与数字工程 学科 工学
关键词 CMOS动态D触发器 双模前置分频器 速度优化 工作频率
年,卷(期) 2005,(3) 所属期刊栏目 设计与实现
研究方向 页码范围 73-75
页数 3页 分类号 TN911.8
字数 1254字 语种 中文
DOI 10.3969/j.issn.1672-9722.2005.03.021
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 应建华 华中科技大学电子科学与技术系 58 422 11.0 17.0
2 彭颖 华中科技大学电子科学与技术系 10 46 3.0 6.0
3 颜学超 华中科技大学电子科学与技术系 2 13 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (3)
同被引文献  (0)
二级引证文献  (0)
1989(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
CMOS动态D触发器
双模前置分频器
速度优化
工作频率
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与数字工程
月刊
1672-9722
42-1372/TP
大16开
武汉市东湖新技术开发区凤凰产业园藏龙北路1号
1973
chi
出版文献量(篇)
9945
总下载数(次)
28
总被引数(次)
47579
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导