基于精确时延模型考虑缓冲器插入的互连线优化算法

• 作者: 张轶谦 洪先龙 蔡懿慈
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 缓冲器插入 互连优化 布图 超大规模集成电路
• 年，卷（期）: 2005,（5）
• 所属期刊栏目: 学术论文
• 页码范围: 783-787
• 页数: 5页
• 分类号: TN47
• 字数: 6193字
• 语种: 中文
• DOI: 10.3321/j.issn:0372-2112.2005.05.004

摘要

随着VLSI电路集成度增大和特征尺寸的不断减小,连线的寄生效应不可忽略,互连线的时延在电路总时延中占了很大的比例,成为决定电路性能的主要因素.在互连时延的优化技术中,缓冲器插入是最有效的减小连线时延的方法.本文提出了一个在精确时延模型下,在布线区域内给定一些可行的缓冲器插入位置,对两端线网进行拓扑优化,并同时插入缓冲器以优化时延的多项式时间实现内的算法.我们的算法不但可以实现时延的最小化,也可以在满足时延约束的条件下,最小化缓冲器的插入数目,从而避免不必要的面积和功耗的浪费.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	洪先龙	清华大学计算机科学与技术系	114	410	9.0	11.0
2	蔡懿慈	清华大学计算机科学与技术系	68	273	8.0	11.0
3	张轶谦	清华大学计算机科学与技术系	6	23	2.0	4.0