低功耗异或同或电路的设计研究

• 作者: 兰景宏 吉利久 王芳 贾嵩
• 来源期刊: 北京大学学报（自然科学版）
• 学科: 工学
• 关键词: 低功耗 布尔逻辑 异或门 异或同或逻辑 传输门实现
• 年，卷（期）: 2006,（3）
• 所属期刊栏目: 研究论文
• 页码范围: 380-384
• 页数: 5页
• 分类号: TN4
• 字数: 3376字
• 语种: 中文
• DOI: 10.3321/j.issn:0479-8023.2006.03.019

摘要

提出了2种传输管实现的新型低功耗异或门结构,UPPL(Unsymmetrical Push Pull Pass Transistor Logic)结构和CPPL(Complementary Push Pull Pass Transistor Logic)结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅电压.对新结构在0.18μm工艺1.8 V电压下进行了hspice仿真,与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较.UPPL结构和CPPL结构与2003年Mohamed Elgamel提出的最新设计相比,空负载时,功耗延迟乘积项分别有61.0%和58.4%的降低;扇出为3时,分别有25.3%和45.3%的降低.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王芳	北京大学微电子系	189	1591	15.0	35.0
2	贾嵩	北京大学微电子系	19	79	5.0	8.0
3	吉利久	北京大学微电子系	47	298	11.0	15.0
4	兰景宏	北京大学微电子系	2	10	1.0	2.0