FPGA逻辑资源测试图形自动生成方法

• 作者: 欧阳怡荣 童家榕
• 来源期刊: 复旦学报（自然科学版）
• 学科: 工学
• 关键词: 测试 算法 模型 测试图形自动生成 现场可编程门阵列
• 年，卷（期）: 2006,（1）
• 页码范围: 6-11
• 页数: 6页
• 分类号: TN407
• 字数: 4517字
• 语种: 中文
• DOI: 10.3969/j.issn.0427-7104.2006.01.002

摘要

提出一种通用FPGA逻辑资源测试图形自动生成方法.建立了可编程逻辑单元CLB的测试模型,提出了FPGA的测试配置集的自动生成算法,在测试配置集的基础上得到了具有通用性的,高故障覆盖率且测试时间短的测试图形.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	童家榕	复旦大学专用集成电路与系统国家重点实验室	56	284	9.0	13.0
2	欧阳怡荣	复旦大学专用集成电路与系统国家重点实验室	1	8	1.0	1.0