Formality在rtl-gate等价性验证中的应用

• 作者: 圣应山 王宗宝 陈巨 鲁斌
• 来源期刊: 中国集成电路
• 学科: 工学
• 年，卷（期）: 2006,（5）
• 所属期刊栏目: 设计
• 页码范围: 32-35
• 页数: 4页
• 分类号: TN4
• 字数: 2426字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-5289.2006.05.006

摘要

验证在整个设计流程中一直扮演着重要的角色.高效的验证对于提高产品的质量和缩短设计周期具有重要的意义.但是随着IC设计规模和复杂度的不断增加,如何保证验证的高覆盖率和减少验证的时间,已经成为IC设计的瓶颈.为此需要新的设计方法和EDA软件的支持.在这样一种背景下形式化验证技术显示出了许多优点.本文针对在使用新思公司的Fomality工具进行rtl-gate的等价性验证中所遇到的一些问题给出一些解决方案,通过正确的使用这些方法减小了设计者在非设计问题上花费的时间,从而可以使设计者更快地发现设计上的问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	圣应山	合肥工业大学微电子设计研究所	2	14	2.0	2.0
2	鲁斌	合肥工业大学微电子设计研究所	4	55	4.0	4.0
3	王宗宝	合肥工业大学微电子设计研究所	2	5	1.0	2.0
4	陈巨	合肥工业大学微电子设计研究所	2	38	2.0	2.0