作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
AMD公司近日宣布,将在明年2月中旬于美国旧金山市召开的国际固态电路会议(ISSCC 2007)上发表在单芯片上配备4个x86CPU内核的Opteron处理器.该处理器将采用65nm SOI CMOS工艺制造,其最大特点是采用了通过对各内核工作频率进行单独控制来降低LIS整体耗电的技术.作为SDRAM内存接口,它还将集成有支持DDR2和DDR3两种规格的电路.
推荐文章
VHDL语言设计可综合的微处理器内核
VHDL
微处理器
逻辑综合
嵌入式处理器微内核低功耗设计
微内核
微操作
微堆栈
低功耗
可重构专用处理器周期精确建模
可重构专用处理器
SystemC
周期精确模型
一种基于嵌入式微处理器内核模块的测试
系统级芯片
知识产权(IP)
微处理器核
内建自测试
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 AMD将发表可单独改变内核频率的4核处理器
来源期刊 高性能计算技术 学科
关键词
年,卷(期) 2006,(6) 所属期刊栏目 高性能计算信息动态
研究方向 页码范围 13
页数 1页 分类号
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
引文网络交叉学科
相关学者/机构
期刊影响力
高性能计算技术
双月刊
32-1679/TP
江苏省无锡33信箱353号
chi
出版文献量(篇)
1235
总下载数(次)
12
总被引数(次)
1405
论文1v1指导