微处理器浮点IP核集成设计

• 作者: 张盛兵 王党辉 赵勇
• 来源期刊: 微电子学与计算机
• 关键词: 浮点IP 耦合单元 集成
• 年，卷（期）: 2006,（7）
• 页码范围: 129-133
• 页数: 5页
• 分类号: TP3
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2006.07.037

摘要

探讨了一个可靠性高,通讯代价低的浮点IP集成方案.浮点运算IP FXU采用80bit扩展精度,支持i960mc的浮点指令集.为了在兼容X86指令集的32bit处理器系统中,实现IP核的集成,精心设计了耦合单元(FIU),以完成数据请求的拆分,指令匹配,数据的打包、卸包和处理器的同步控制.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张盛兵	西北工业大学航空微电子中心	142	912	15.0	23.0
2	赵勇	西北工业大学航空微电子中心	23	164	8.0	11.0
3	王党辉	西北工业大学航空微电子中心	31	94	5.0	7.0