一种SOC微处理器IP核的优化设计

• 作者: 张国萍 邓先灿
• 来源期刊: 杭州电子科技大学学报（自然科学版）
• 关键词: 微处理器 优化设计 执行效率
• 年，卷（期）: 2006,（1）
• 页码范围: 63-66
• 页数: 4页
• 分类号: TP332
• 语种: 中文
• DOI: 10.3969/j.issn.1001-9146.2006.01.016

摘要

该文提出了多种改善微处理器设计的优化方法.在系统结构上,采用四级流水结构,改善了微处理器的执行效率;为了解决数据相关问题,采用了bypass技术,并进一步提高了流水线的效率.在CPU结构上,采用纯组合逻辑电路和改进的ALU算法,来提高处理器的速度.最后,对该CPU核完成了仿真和综合,并在FPGA上成功地实现.实验结果表明设计的SOC处理器在指令上与通用的PIC16C57的处理器兼容,而执行效率为其4倍,系统时钟可达到40MHz以上.