VHDL语言设计可综合的微处理器内核

• 作者: 张楷 汤志忠
• 来源期刊: 计算机应用研究
• 关键词: VHDL 微处理器 逻辑综合
• 年，卷（期）: 2004,（6）
• 所属期刊栏目: 图形与图像
• 页码范围: 123-124,173
• 页数: 3页
• 分类号: TP202
• 语种: 中文
• DOI: 10.3969/j.issn.1001-3695.2004.06.044

摘要

详细介绍了用VHDL语言设计可逻辑综合的教学实验用CPU的过程.CPU指令系统构架采用RISC结构,设计上使用结构化编程方法,将CPU内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口.所有的功能模块组合起来后,通过EDA工具进行CPU内核的逻辑综合和功能仿真,最后在可编程逻辑器件上实现这个完整的CPU内核.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	汤志忠	清华大学计算机科学与技术系	62	296	10.0	13.0
2	张楷	清华大学计算机科学与技术系	13	91	4.0	9.0