作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
帧同步是数字同步复接设备中的重要部分。本文采用FPGA设计了一种基于同步状态机的帧同步检测电路,具有帧同步的前方保护和后方保护以及接收端的定时功能,可以集成在一片FPGA芯片内,用于数字通信系统收端的帧同步和定时。
推荐文章
基于VHDL有限状态机控制器的设计方法
VHDL
有限状态机
循环控制器
基于VHDL的一个简单Mealy状态机
VHDL
Mealy状态机
Moore状态机
QuartusⅡ
基于同步状态机的帧同步实现
数字通信
状态机
帧同步
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于状态机的帧同步VHDL设计
来源期刊 电子电路与贴装 学科 工学
关键词 复接设备 状态机 帧同步
年,卷(期) dzdlytz_2006,(3) 所属期刊栏目
研究方向 页码范围 51-53
页数 3页 分类号 TN914.3
字数 语种
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 邵晶 4 14 2.0 3.0
2 刘扬 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
复接设备
状态机
帧同步
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子电路与贴装
双月刊
1683-8807
深圳市富田区华发北路30号中国电子工程设
出版文献量(篇)
1505
总下载数(次)
2
论文1v1指导