由E1生成H-MVIP总线的FPGA实现

• 作者: 王津涛 苏红 薄连安
• 来源期刊: 小型微型计算机系统
• 学科: 工学
• 年，卷（期）: 2006,（8）
• 所属期刊栏目: 图形、图像及其它
• 页码范围: 1585-1587
• 页数: 3页
• 分类号: TPTP391.9
• 字数: 2941字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-1220.2006.08.039

摘要

介绍了用FPGA如何实现由E1生成H-MVIP(High Density Multi-Vendor Integration Protocol)总线数据的过程.整个设计包括2.048MHz同步时钟的提取、HDB3解码、前置缓存和总线生成几部分,设计中利用VHDL高级硬件描述语言编程,以专门的EDA软件为开发环境经过仿真、综合、布局布线几个过程的反复,最后用Xilinx公司FPGA实现硬件功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王津涛	南开大学信息学院	18	134	6.0	11.0
2	苏红	南开大学信息学院	1	0	0.0	0.0
6	薄连安		1	0	0.0	0.0