基于层次化总线的多处理器系统芯片设计与测试

• 作者: 杜高明 章伟 高明伦
• 来源期刊: 电子测量与仪器学报
• 学科: 工学
• 关键词: 多处理器系统芯片 双层总线 加速比
• 年，卷（期）: 2007,（5）
• 页码范围: 105-108
• 页数: 4页
• 分类号: TN402
• 字数: 2430字
• 语种: 中文

摘要

在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势.如何提高其中多个处理器之间的通讯效率则成为MPSoC的设计关键.传统SoC平台中多以单总线结构为主,随着SoC中IP数目的增加,通讯效率随之降低.基于MPSoC环境下,提出一种层次化总线结构:本地总线负责处理器与本地内存通讯;全局总线实现对全局设备的访问.两级总线通过总线桥连接.在RTL级设计了上述平台,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化.实验结果表明,在四个处理器的情形下,循环次数为4次时加速比仅为2.2;随着循环次数增多,加速比可达3.2.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杜高明	合肥工业大学微电子设计研究所	37	327	7.0	17.0
2	高明伦	合肥工业大学微电子设计研究所	52	622	13.0	23.0
6	章伟	合肥工业大学微电子设计研究所	5	30	3.0	5.0