基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcontroller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13 μm CMOS工艺库,芯片面积约为230653 μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.
推荐文章
多端口存储器控制器IP核的研究
专用集成电路
IP
逻辑设计
控制设备
存储设备
可重用性
多端口
仲裁器
基于多端口存储器互连结构的多处理器系统芯片设计
多微处理器片上系统
片上网络
互连结构
基于多端口存储器
基于总线
基于开关
基于FPGA的多端口存储控制器设计
DDR2 SDRAM
FPGA
存储控制器
仲裁器
译码器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 多端口存储器控制器IP核的设计与实现
来源期刊 武汉大学学报(理学版) 学科 工学
关键词 存储器控制器 先进微控制器总线结构 知识产权核 多端口存储器控制器
年,卷(期) 2007,(5) 所属期刊栏目 物理学与电子信息学
研究方向 页码范围 617-621
页数 5页 分类号 TN402
字数 3160字 语种 中文
DOI 10.3321/j.issn:1671-8836.2007.05.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李晓辉 武汉大学电子信息学院 12 65 5.0 8.0
2 曹阳 武汉大学电子信息学院 117 1245 17.0 29.0
6 王力纬 武汉大学电子信息学院 8 65 4.0 8.0
7 朱小虎 武汉大学电子信息学院 9 83 6.0 9.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (29)
参考文献  (8)
节点文献
引证文献  (9)
同被引文献  (7)
二级引证文献  (18)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(3)
  • 参考文献(2)
  • 二级参考文献(1)
2004(4)
  • 参考文献(4)
  • 二级参考文献(0)
2005(2)
  • 参考文献(2)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(2)
  • 引证文献(2)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(4)
  • 引证文献(1)
  • 二级引证文献(3)
2016(6)
  • 引证文献(4)
  • 二级引证文献(2)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(3)
  • 引证文献(0)
  • 二级引证文献(3)
2019(5)
  • 引证文献(0)
  • 二级引证文献(5)
2020(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
存储器控制器
先进微控制器总线结构
知识产权核
多端口存储器控制器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
武汉大学学报(理学版)
双月刊
1671-8836
42-1674/N
大16开
湖北武昌珞珈山武汉大学梅园一舍
38-8
1930
chi
出版文献量(篇)
2782
总下载数(次)
6
总被引数(次)
22143
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
论文1v1指导