基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了提高SoC系统中主设备访问外部存储器的访问带宽,设计了基于AHB总线的多端口存储器控制器IP核,并提出了基于提前仲裁和请求等待优先的仲裁策略.IP核中的多个主设备通过多个端口请求访问外部存储器,仲裁器在当前总线读/写操作完成前的提前仲裁时刻裁决出具有最高优先访问权的端口并对访问请求未获允许的端口设置请求等待时间,当提前仲裁时刻再次到达时,优先裁决等待时间到的端口.仿真和硬件验证结果表明,IP核的存储器访问带宽约为532MB/s,最高总线利用率约为90%.
推荐文章
基于多端口存储器互连结构的多处理器系统芯片设计
多微处理器片上系统
片上网络
互连结构
基于多端口存储器
基于总线
基于开关
基于FPGA的多端口存储控制器设计
DDR2 SDRAM
FPGA
存储控制器
仲裁器
译码器
6端口CMOS寄存器堆设计
寄存器堆
VLSI
定制设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 多端口存储器控制器IP核的研究
来源期刊 西安电子科技大学学报(自然科学版) 学科 工学
关键词 专用集成电路 IP 逻辑设计 控制设备 存储设备 可重用性 多端口 仲裁器
年,卷(期) 2010,(1) 所属期刊栏目
研究方向 页码范围 142-147
页数 6页 分类号 TP391
字数 4135字 语种 中文
DOI 10.3969/j.issn.1001-2400.2010.01.025
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张宁 武汉大学电子信息学院 38 200 7.0 12.0
2 杨珺 武汉大学电子信息学院 11 39 4.0 4.0
3 曹阳 武汉大学电子信息学院 117 1245 17.0 29.0
7 马秦生 武汉大学电子信息学院 15 127 5.0 11.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (3)
参考文献  (3)
节点文献
引证文献  (2)
同被引文献  (3)
二级引证文献  (16)
1962(1)
  • 参考文献(0)
  • 二级参考文献(1)
1981(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(0)
  • 二级引证文献(1)
2013(3)
  • 引证文献(1)
  • 二级引证文献(2)
2014(4)
  • 引证文献(0)
  • 二级引证文献(4)
2015(3)
  • 引证文献(0)
  • 二级引证文献(3)
2016(4)
  • 引证文献(0)
  • 二级引证文献(4)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
专用集成电路
IP
逻辑设计
控制设备
存储设备
可重用性
多端口
仲裁器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
西安电子科技大学学报(自然科学版)
双月刊
1001-2400
61-1076/TN
西安市太白南路2号349信箱
chi
出版文献量(篇)
4652
总下载数(次)
5
总被引数(次)
38780
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导