基于当代DRAM结构的存储器控制器设计

• 作者: 张琦滨 欧阳伟
• 来源期刊: 科技与创新
• 关键词: 3D架构 存储器控制器 局部性
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 电子设计
• 页码范围: 305-306
• 页数: 2页
• 分类号: TP368
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.11.124

摘要

存储器带宽以及延迟与3D架构(体、行、列)特点的DRAM芯片的存取方式紧密相关.连续访问一行的不同列与连续访问一体的不同行其带宽存在数量级的差异.本文介绍一种存储器控制器设计,一项依靠重排序存储器存取访问的顺序来挖掘3D存储器架构局部性的技术.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	欧阳伟		2	2	1.0	1.0
2	张琦滨		8	4	1.0	1.0