AES密码算法的结构优化与实现

• 作者: 徐晨 景为平 陈海进
• 来源期刊: 微电子学与计算机
• 关键词: AES算法 ASIC设计 CMOS工艺
• 年，卷（期）: 2007,（2）
• 页码范围: 36-38
• 页数: 3页
• 分类号: TP309.7|TN492
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2007.02.010

摘要

对AES密码算法的结构进行了优化,并应用0.6 μmCMOS工艺实现了AES加密/解密芯片.使用VerilogHDL进行算法建模,采用自动综合技术完成版图设计.芯片支持加密/解密模式及所有3种密钥长度.已完成流片,测试的最高时钟频率为20MHz,128位、192位和256位密钥时的数据吞吐率分别可达49.2 Mbps、41.3 Mbps和35.6 Mbps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	景为平	南通大学江苏省专用集成电路设计重点实验室	55	267	9.0	13.0
2	徐晨	南通大学江苏省专用集成电路设计重点实验室	82	518	13.0	16.0
3	陈海进	南通大学江苏省专用集成电路设计重点实验室	21	104	5.0	9.0