片上网络的功耗研究

• 作者: 张恒龙 张立鹏 王长山 顾华玺
• 来源期刊: 中国集成电路
• 学科: 工学
• 关键词: 片上网络 CMOS 功耗模型 拓扑
• 年，卷（期）: 2007,（12）
• 所属期刊栏目: 设计
• 页码范围: 28-31,35
• 页数: 5页
• 分类号: TN4
• 字数: 2866字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-5289.2007.12.005

摘要

随着芯片上晶体管数量发展到10亿数量级,功耗逐渐成为芯片设计的首要制约因素.本文分别从CMOS电路和网络通讯两个层面上来分析片上网络(NoC)的功耗,并给出了相应的功耗模型.利用不同的功耗模型,从物理方法、软件方法、网络拓扑三个方面来研究NoC的功耗设计问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	顾华玺	西安电子科技大学综合业务网国家重点实验室	34	277	9.0	15.0
2	王长山	西安电子科技大学计算机学院	30	234	8.0	14.0
3	张恒龙	西安电子科技大学计算机学院	4	91	3.0	4.0
4	张立鹏	西安电子科技大学计算机学院	2	18	2.0	2.0