一种参数可变实时RS编码器的设计

• 作者: 段淋 王峰 陈磊 陈颖琪
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: RS编码器 可变码率 现场可编程门阵列 Veriilog HDL
• 年，卷（期）: 2007,（11）
• 所属期刊栏目: 传输
• 页码范围: 1-3
• 页数: 3页
• 分类号: TN911.22
• 字数: 2963字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2007.11.001

摘要

文中提出一种可变参数,纠错能力可调的连续输入的RS编码器.该编码器在做到对通信系统中不同数据传输率的实时编码的同时,还具有较高的硬件利用率和提高系统集成度减小功耗.在所提出的结构基础上,完成了硬件模块设计,并进行了仿真和FPGA实现.用Verilog HDL对系统进行了硬件描述,在Xilinx平台上Virtex2系列XCV1000芯片上,在ISE 8.1环境下实现了可变码率的RS实时编码功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王峰		48	263	7.0	14.0
2	陈磊		99	357	11.0	15.0
3	陈颖琪		24	113	6.0	9.0
4	段淋		2	6	2.0	2.0