基于FPGA的SoftSerdes设计与实现

• 作者: 张兵兵 杨银堂
• 来源期刊: 电子元器件应用
• 学科: 工学
• 关键词: FPGA SoftSerdes DDR 抽样延时线
• 年，卷（期）: 2007,（8）
• 页码范围: 47-50
• 页数: 4页
• 分类号: TN791

摘要

串行I／O技术所需的时钟数据恢复（CDR）技术和CDR技术所需的模拟锁相环（PLL）通常会降低电路性能。为此，文中给出了一种基于FPGA的新型全数字串／并转换设计方案。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨银堂	西安电子科技大学微电子学院	420	2932	23.0	32.0
2	张兵兵	西安电子科技大学微电子学院	2	0	0.0	0.0