基于FPGA的DPLL设计与仿真实现

• 作者: 李志鹏 沈军 郭勇
• 来源期刊: 科技与创新
• 关键词: 超前滞后型数字锁相环 现场可编程门阵列 超高速硬件描述语言
• 年，卷（期）: 2007,（14）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 201-203
• 页数: 3页
• 分类号: TN919.3+4
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.14.083

摘要

本文分析了超前滞后型数字锁相环(LL-DPLL)的基本组成和工作原理,用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计方法及仿真结果,得到了该系统的顶层电路,最后根据整个系统的仿真结果分析了系统的稳态性能.整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果.