1 ns脉宽延迟可调码型发生器在低速时钟下的实现方案

• 作者: 张一 张中兆
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 码型发生器 Stratix Ⅱ FPGA 增强型锁相环 占空比延迟可调
• 年，卷（期）: 2007,（1）
• 页码范围: 287-289,293
• 页数: 4页
• 分类号: TN91
• 字数: 2653字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2007.01.076

摘要

利用A1tera公司高端FPGA芯片Stratix Ⅱ FPGA的内嵌式增强型锁相环的特性,在采用较低速率时钟的情况下,通过配置锁相环参数,实现了高速率、占空比和延迟均可调的码型发生器,精度可达1 ns.文中给出该算法的实现方案,并对其实现误差进行了讨论.最后用EP2S30F484C5芯片对该算法进行了实现,取得了预期的效果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张中兆	哈尔滨工业大学通信技术研究所	126	846	15.0	22.0
2	张一	哈尔滨工业大学通信技术研究所	11	96	5.0	9.0