原文服务方: 微电子学与计算机       
摘要:
扩频时钟是一种减少数字芯片电磁干扰的有效方法.它采用预设好的调制波形,在一定频率范围内对时钟信号进行频率调制.通过小数分频频率综合器和3阶ΔΣ调制器实现了一款10 GHz 扩频时钟发生器.通过改变多模分频器的分频比来实现扩频的功能.此扩频时钟发生器包括一个传统的锁相环,一个数字3阶 MASH 1-1-1ΔΣ调制器和一个波形产生器.扩频时钟发生器产生下扩频5000×10-6的中心频率为10 GHz 的信号,调制波形为三角波,调制频率为30.525 kHz.本设计已经采用55 nm CMOS 工艺流片,在1.2 V 电源电压下的总功耗为20 mW.峰值降落为29.3 dB,1 MHz 频偏处的相位噪声为-110 dBc/Hz.
推荐文章
10 GHz 低相噪扩频时钟发生器的设计与实现
扩频时钟发生器
锁相环
ΔΣ调制器
相位噪声
10 GHz 低相噪扩频时钟发生器的设计与实现
扩频时钟发生器
锁相环
ΔΣ调制器
相位噪声
65nm CMOS工艺时钟发生器的设计与实现
Delta-sigma
模数转换器
抖动
锁相环
基于DDS+PLL技术的高频时钟发生器
直接数字频率合成
锁相环
相位噪声
杂散抑制
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 10 GHz 扩频时钟发生器的设计
来源期刊 微电子学与计算机 学科
关键词 扩频时钟发生器 锁相环 电磁干扰 ΔΣ调制器
年,卷(期) 2016,(10) 所属期刊栏目
研究方向 页码范围 63-67
页数 5页 分类号 TN402
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 周玉梅 中国科学院微电子研究所 94 1031 16.0 28.0
2 张锋 中国科学院微电子研究所 59 509 10.0 21.0
3 胡帅帅 中国科学院微电子研究所 1 5 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (3)
参考文献  (6)
节点文献
引证文献  (5)
同被引文献  (3)
二级引证文献  (1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(2)
  • 二级参考文献(0)
2009(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(3)
  • 引证文献(2)
  • 二级引证文献(1)
研究主题发展历程
节点文献
扩频时钟发生器
锁相环
电磁干扰
ΔΣ调制器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导