一种宽带高性能TIADC时钟发生器

• 来源期刊: 数据采集与处理
• 学科: 工学
• 关键词: 时钟树 TIADC系统 时钟发生器 时间失配 低抖动
• 年，卷（期）: 2009,（z1）
• 所属期刊栏目: 通信技术与软件无线电
• 页码范围: 177-181
• 页数: 5页
• 分类号: TN98
• 字数: 3491字
• 语种: 中文

摘要

针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案.该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟.设计实现的时钟发生嚣已经成功用于4通道12 bit 320 MHz采样率的TIADC系统.测试结果表明,该时钟发生器具有10 ps延迟偏差和在80MHz频率下不超过2 ps的时钟抖动.