基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
设计了一种应用于超宽带(UWB)无线通信系统中的FFT/IFFT处理器.采用8×8×2混合基算法进行FFT运算,实现了2路64点或者1路128点FFT功能,并为该算法提出了一种新型的8路并行反馈结构.该结构提高了处理器的数据吞吐率,降低了芯片功耗.为了减少处理器中的乘法数目,提高时序性能,提出了改进型移位加算法.设计的FFT/IFFT处理器采用SMIC 0.13μm CMOS工艺制造,芯片的核心面积为1.44mm2.测试结果表明,该芯片最高数据吞吐率到达1Gsample/s,在典型的工作频率500Msample/s下,芯片功耗为39.6mW.与现有同类型FFT芯片相比,该芯片面积缩小了40%,功耗减少了45%.
推荐文章
基于802.11a的FFT/IFFT处理器设计
FFT
IFFT
块浮点
并行无冲突地址
基于802.11ac的FFT/IFFT处理器设计
FFT/IFFT
MRMDC
输入数据顺序调整结构
流水线结构FFT/IFFT处理器的设计与实现
FFT
流水线
基-4
蝶形运算
OFDM调制中高速FFT处理器的设计与实现
快速傅里叶变换(FFT)
混合基
多组存储器
原位算法
正交频分复用(OFDM)
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 应用于超宽带系统中的低功耗、高速FFT/IFFT处理器设计
来源期刊 通信学报 学科 工学
关键词 FFT IFFF 超宽带 8路并行反馈结构
年,卷(期) 2008,(9) 所属期刊栏目 学术论文
研究方向 页码范围 40-45
页数 6页 分类号 TN492
字数 3044字 语种 中文
DOI 10.3321/j.issn:1000-436X.2008.09.006
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (15)
同被引文献  (8)
二级引证文献  (18)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(5)
  • 引证文献(5)
  • 二级引证文献(0)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(5)
  • 引证文献(2)
  • 二级引证文献(3)
2013(2)
  • 引证文献(0)
  • 二级引证文献(2)
2014(4)
  • 引证文献(2)
  • 二级引证文献(2)
2015(2)
  • 引证文献(0)
  • 二级引证文献(2)
2016(5)
  • 引证文献(3)
  • 二级引证文献(2)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
FFT
IFFF
超宽带
8路并行反馈结构
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信学报
月刊
1000-436X
11-2102/TN
大16开
北京市丰台区成寿路11号邮电出版大厦8层
2-676
1980
chi
出版文献量(篇)
6235
总下载数(次)
17
总被引数(次)
85479
论文1v1指导