一种基于FPGA的SHA-512算法高速实现

• 作者: 光焱 吴树华 姚刚 祝跃飞
• 来源期刊: 信息工程大学学报
• 学科: 工学
• 关键词: SHA-512 FPGA 硬件描述语言 加法器
• 年，卷（期）: 2008,（1）
• 所属期刊栏目: 计算机技术及应用
• 页码范围: 94-96
• 页数: 3页
• 分类号: TP309
• 字数: 1937字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-0673.2008.01.025

摘要

研究了一种新的SHA-512算法基于FPGA的高速实现方案.为了获得较高的加密处理速度,本方案在关键计算路径上进行了加法器结构的优化;并且实现了分组数据输入与循环运算的并行进行,减少了加密一个分组所需的时钟周期数,提高了加密效率.在FPGA器件上实际运行,芯片工作在103 Mhz的时钟频率下,数据处理速率达到1300 Mbits/sec.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	祝跃飞	信息工程大学信息工程学院	80	379	10.0	14.0
2	光焱	信息工程大学信息工程学院	7	45	4.0	6.0
3	吴树华	信息工程大学信息工程学院	2	11	1.0	2.0
4	姚刚	信息工程大学信息工程学院	3	24	3.0	3.0