用于288×4读出电路中的高效率模拟电荷延迟线

• 作者: 吉利久 张雅聪 陈中建 鲁文高
• 来源期刊: 北京大学学报（自然科学版）
• 学科: 工学
• 关键词: TDI 读出电路 模拟电荷延迟线
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 研究论文
• 页码范围: 739-743
• 页数: 5页
• 分类号: TN432
• 语种: 中文
• DOI: 10.3321/j.issn:0479-8023.2008.05.012

摘要

提出了一种带时间延迟积分功能的高性能CMOS读出电路芯片适用的高效率电荷延迟线结构. 基于该结构,设计了一款288×4规格焦平面阵列组件适用的CMOS读出电路芯片,并已完成流片、测试.该芯片包括4个视频输出端,每个端口的像元输出频率为4～5MHz(如用于实现384×288规模的成像,帧频可达160Hz).测试结果表明这款芯片具有高动态范围(大于78dB)、高线性度(大于99.5%)、高均匀性(大于96.8%)等特征.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吉利久	北京大学信息学院微电子学系	47	298	11.0	15.0
2	鲁文高	北京大学信息学院微电子学系	17	80	5.0	8.0
3	陈中建	北京大学信息学院微电子学系	22	104	6.0	9.0
4	张雅聪	北京大学信息学院微电子学系	6	22	2.0	4.0