基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
描述了一种高性能CMOS线阵288×4读出电路的设计.该读出电路是一个大规模混合信号电路,集成了时间延迟积分以提高信噪比,实现了缺陷像素剔除以提高阵列的可靠性.其他特征包括积分时间可调,多级增益,双向扫描,超采样,以及内建电测试.该芯片采用1.2μm双层多晶硅双层金属CMOS工艺.测量得到的总功耗约为24mW,工作电压5V.
推荐文章
用于288×4读出电路中的高效率模拟电荷延迟线
TDI
读出电路
模拟电荷延迟线
具有时间延迟积分(TDI)功能的288×4红外焦平面读出电路
读出电路
时间延迟积分
扫描型
低功耗
基于时间延迟和掩码的抗DPA方法研究
差分功耗分析
FPGA
AES
时间延迟
掩码
基于时间延迟的GPS辅助空中快速对准算法
初始对准
FOAM算法
时间同步
GPS辅助
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 具备时间延迟积分的高性能线阵288×4 CMOS读出电路
来源期刊 北京大学学报(自然科学版) 学科 工学
关键词 时间延迟积分 读出电路
年,卷(期) 2004,(3) 所属期刊栏目
研究方向 页码范围 402-406
页数 5页 分类号 TN432
字数 455字 语种 中文
DOI 10.3321/j.issn:0479-8023.2004.03.011
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 吉利久 北京大学微电子学研究院 47 298 11.0 15.0
2 鲁文高 北京大学微电子学研究院 17 80 5.0 8.0
3 陈中建 北京大学微电子学研究院 22 104 6.0 9.0
4 赵宝瑛 北京大学微电子学研究院 13 80 5.0 8.0
5 高峻 北京大学微电子学研究院 7 42 3.0 6.0
6 刘菁 北京大学微电子学研究院 3 34 2.0 3.0
7 唐矩 北京大学微电子学研究院 5 40 2.0 5.0
8 崔文涛 北京大学微电子学研究院 1 25 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (25)
同被引文献  (15)
二级引证文献  (30)
1985(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2005(1)
  • 引证文献(1)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(3)
  • 引证文献(3)
  • 二级引证文献(0)
2012(7)
  • 引证文献(6)
  • 二级引证文献(1)
2013(7)
  • 引证文献(4)
  • 二级引证文献(3)
2014(7)
  • 引证文献(2)
  • 二级引证文献(5)
2015(8)
  • 引证文献(2)
  • 二级引证文献(6)
2016(4)
  • 引证文献(1)
  • 二级引证文献(3)
2017(4)
  • 引证文献(1)
  • 二级引证文献(3)
2018(5)
  • 引证文献(1)
  • 二级引证文献(4)
2019(4)
  • 引证文献(2)
  • 二级引证文献(2)
2020(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
时间延迟积分
读出电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
北京大学学报(自然科学版)
双月刊
0479-8023
11-2442/N
16开
北京海淀北京大学校内
2-89
1955
chi
出版文献量(篇)
3152
总下载数(次)
8
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导