高速ADC电路性能评估系统

• 作者: 徐韬 朱燕君 钱宏文
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: ADC FPGA PCI-E总线
• 年，卷（期）: 2008,（9）
• 所属期刊栏目: 微电子制造与可靠性
• 页码范围: 39-42
• 页数: 4页
• 分类号: TN701
• 字数: 2321字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2008.09.011

摘要

文章简要地介绍了高速ADC电路性能评估系统的整体设计方案、系统的硬件设计以及PC应用软件的设计方法.评估系统硬件包括ADC电路评估板、数据采集子板、PCI-E采集卡三块子板,并分别阐述了各子板的功能框图、结构组成和设计要点.系统应用软件采用图形化显示界面,经实际使用表明,该高速ADC电路评估系统结构灵活、性能稳定可靠,方便更换不同的ADC评估板来测试不同的ADC电路,既可用于分辨率为8-16bit、采样频率500MHz以内的高速ADC电路性能评估,也可以用于多达64通道、125M的高速数据采集.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	钱宏文	中国电子科技集团公司第五十八研究所	21	44	4.0	6.0
2	朱燕君	中国电子科技集团公司第五十八研究所	4	18	2.0	4.0
3	徐韬	中国电子科技集团公司第五十八研究所	1	4	1.0	1.0