自适应码率QC-LDPC码编码器的FPGA实现

• 作者: 张文俊 徐哲鑫 王琳
• 来源期刊: 重庆邮电大学学报（自然科学版）
• 学科: 工学
• 关键词: 编码器 现场可编程门阵列 变码率 准循环低密度奇偶校验码
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 通信与电子
• 页码范围: 534-537,548
• 页数: 5页
• 分类号: TN911.22
• 字数: 2388字
• 语种: 中文

摘要

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王琳	厦门大学通信工程系	99	468	10.0	15.0
2	徐哲鑫	厦门大学通信工程系	2	7	1.0	2.0
3	张文俊	重庆邮电大学编码技术研究所	4	12	2.0	3.0