一种16.9 mW 10 bit 50 Msample/s 流水线ADC IP核设计

• 作者: 于宗光 袁俊 郭良权 陈珍海
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 流水线ADC 低功耗 模拟IP核 运算放大器共享技术
• 年，卷（期）: 2008,（4）
• 所属期刊栏目: 各种电路设计、分析及应用
• 页码范围: 1205-1209
• 页数: 5页
• 分类号: TN432
• 字数: 3121字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2008.04.035

摘要

设计了一个10位50 Msample/s流水线ADC IP核.采用SMIC 0.25 μm 1P5M数字CMOS工艺,通过使用运算放大器共享技术、电容逐级缩减技术和对单元电路的优化,使得整个IP核面积仅为0.24 mm2.仿真结果表明,在50 MHz采样率、输入信号为2.04 MHz正弦信号情况下,该ADC模块具有8.9 bit的有效分辨率,最大微分非线性为0.65 LSB,最大积分非线性为1.25 LSB,而整个模块的功耗仅为16.9 mW.